# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

0	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
D BLURRED OR ILLEGIBLE TEXT OR DRAWING	
SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
C LINES OR MARKS ON ORIGINAL DOCUMENT	
C reference(s) or exhibit(s) submitted are poor quality	
Clother:	


# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

(11) 5-136664 (A) (45) 1.6.1993 (19) JP (21) Appi. No. 4-104706 (22) 23-4.1992 (53) JP (31) 91p.204365 (52) 14-8.1991 (71) ADVANTEST CORP (72) YOKICHI HAYASHI(2) (51) Int. CP. H03K5 13

PURPOSE: To obtain minute delay with high resolution.

CONSTITUTION: CMOS gates being a P-channel FET 21 and an N-channel FET 22 are connected to an input terminal 23 and drains are connected to an output terminal 20, through resistor elements 37., 37., 37... composed of P-channel switchable FETs whose resistance is respectively Re, Ri, Ri,... and the source of the FET 22 is connected to a negative power supply terminal 30 through resistive elements 38., 38., 38... composed of N-channel switchable FETs whose resistance is respectively Re, R., Ri,... The resistor elements 38., 38., 38... are composed of single FET only (Figure a), or series connection of plural FETs -Figure b), or parallel connection of plural FETs (Figure c), or series connection of a passive resistance element and one FET (Figure d). The resistance elements 37., 37., 37... are constituted similarly. Delay setting signals S<sub>0</sub>. Sime are decoded by a decoder 39.



## (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-136664

(43)公開日 平成5年(1993)6月1日

(51) Int.Cl.3 H 0 3 K 5/13

識別記号

庁内整理番号 4239 - 5 J

FI.

技術表示箇所

審査請求 未請求 請求項の数3(全10頁)

(21)出願番号

特願平4-104708

(22)出麵日

平成4年(1992)4月23日

(31) 優先権主張番号 特願平3-204365

(32)優先日

平3(1991)8月14日

(33)優先権主張国

日本 (JP)

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72) 発明者 林 洋吉

東京都練馬区旭町1丁目32番1号 株式会

社アドパンテスト内

(72)発明者 落合 克己

東京都練馬区旭町1丁目32番1号 株式会

社アドバンテスト内

(72)発明者 松下 茂

東京都練馬区旭町1丁目32番1号 株式会

社アドバンテスト内

(74)代理人 弁理士 草野 卓 (外1名)

### (54)【発明の名称】 可変遅延回路

(57)【要約】

(修正有)

【目的】 分解能の高い微少遅延を得る。

【構成】 pチャネルFET21とnチャネルFET2 2とのCMOSのゲートが入力端子23に接続され、ド レインは出力端子24に接続され、FET21のソース はそれぞれ抵抗値がR。、R:、R: …のスイッチ可能 な p チャネル F E T よりなる抵抗素子37。、371, 372 …を通じて正の電源端子20に接続され、FET 22のソースはそれぞれ抵抗値が $R_0$ ,  $R_1$ ,  $R_2$  …の スイッチ可能なロチャネルFETよりなる抵抗素子38 。, 381, 382…を通じて負の電源端子30に接続 される。抵抗素子38。. 381, 38: …はFET1 個のみa、あるいは複数個を直列接続したものb、ある いは複数個を並列接続したもので、あるいは受動抵抗素 子とFETとを直列接続したものまである。抵抗素子3 7。, 371, 37: …も同様に構成される。 デコーダ 73.9 により遅延設定信号S。, Si …がデコードされ

₩6 373 Δ 38z

GSI011565

【特許請求の範囲】

【請求項1】 両入力端が互いに接続されて、入力端子 に接続され、互いに一端が接続され、その接続点が出力 端子に接続された導電形を異にする第1、第2トランジ

その第1トランジスタの他端と電源の一端との間に接続 され、互いに抵抗値を異にするスイッチ可能な少なくと も二つの第1抵抗素子と、

上記第2トランジスタの他端と上記電源の他端との間に とも2つの第2抵抗素子と、

上記第1抵抗素子及び上記第2抵抗素子のオンオフ状態 を設定する遅延設定手段と、

を具備する可変遅延回路.

【請求項2】 CMOSと、

そのCMOSの一端と、その一端のCMOSのFETと 同一導電形で、上記電源の一端との間に挿入された第1

上記CMOSの他端と、その他端のCMOSのFETと FETと、

上記CMOSと上記第1FETとの接続点と、上記電源 の他端との間に接続され、上記第1FETと同一導電形 の第3FETと、

上記CMOSと上記第2FETとの接続点と、上記電源 の他端との間に接続され、上記第2FETと同一導電形 の第4FETと、

上記第3FETと直列に挿入された第1スイッチと、

上記第4FETと直列に接続された第2スイッチと、

よりなる第2遅延段が上記入力端子又は出力端子に縦続 30 的に接続され、

上記遅延設定手段により上記第1スイッチ及び第2スイ ッチは同時にオン又はオフに設定される事を特徴とする 請求項1記載の可変遅延回路。

【請求項3】 両入力端が互いに接続されて入力端子に 接続され、互いに一端が接続され、その接続点が出力端 子に接続された導電形を異にする第1、第2トランジス タと、

上記第1、第2トランジスタの両他端と電源の両端との 間に直列に挿入された第3トランジスタと、

その第3トランジスタの入力端に接続された可変直流電 顔と、

上記第1、第2トランジスタの接続点に入力側が接続さ れ、出力側が出力端子に接続されたインパータと、 を具備する可変遅延回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は微小分解能を有する可 変遅延回路に関する。

[0002]

【従来の技術】図11に従来の微小分解能可変遅延回路 を示す。遅延段11,12,13が直列に接続されてな り、各遅延段は、入力を2分岐した二つの経路の一方を セレクタ14で選択して出力 するものであり、遅延段1 1では二つの経路にそれぞれバッファ15と16とが挿 入され、遅延段12では一方 の経路にのみ1個のパップ ア16が挿入され、遅延段13では一方の経路にのみ直 列接続された2個のパッファ 16が挿入されている。バ ッファ16の伝搬遅延量T。。はバッファ15の伝搬遅延 接続され、互いに抵抗値を異にするスイッチ可能な少く 10 量T。1の2倍とされている。 各遅延段11,12,13 の各セレクタ14に対するセレクト信号を選択的に制御 することにより、入力端子17と出力端子18との間の 経路を変更して、各種の遅延量を得ている。

【0003】また図12に示すように各遅延段11,1 2.13においてその二つの経路の一方にのみ遅延素子 19がそれぞれ挿入され、その各遅延素子19の遅延量 ti, ti, ti は、目的とする最小分解能をAとする と、 t : = A, t : = 2 A, t : = 4 A であり、遅延段 がn段接続されている場合においては、そのn段目に挿 同一導電形で、上記電源の他端との間に挿入された第2 20 入される遅延素子19の遅延量 t. は2・・・ Aとされて

[0004]

【発明が解決しようとする課題】 図11に示した従来の 技術においては、各遅延を与える為のパッファ15、1 6はその各遅延量が比較的大きく、かつ入力端子17~ 18までの全体としての伝搬運延量の内固定運延となる ものが大きい為、分解能を上げる事が困難であった。つ まり各案子間のばらつきが全体としてかなり大きく影響 する為、遅延分解能を上げる事が困難であった。特にC MOSを用いた集積回路として構成する場合においては バイボーラで構成する場合より も分解能を高くする事が 困難であった。

【0005】図12に示した構成においても、その各遅 延素子19として伝搬遅延を利用するが、その製造上に おけるばらつきや電源電圧や周囲温度の変化によって遅 延素子19の遅延量にばらつきが生じ、又配線容量のば らつきなどの影響も受ける。各選延素子19においての ばらつきをαとすると、ある遅延段において受ける遅延 量はその前段までの遅延量の和がばらつきによって最小 40 となり、かつ、その遅延段での遅延がばらつきにより最 大となった時でも、必要とする分解能Aが確保されなけ ればならない。このような関係からすると初段の遅延段 11においては  $(1+\alpha)$  ti =Aとなり、2段目の遅 延段12においては(1+ $\alpha$ ) t<sub>2</sub> = t<sub>1</sub> (1- $\alpha$ ) + Aとなり、従って $t_1 = 2A / (1 + \alpha)^1$ となる。さ らに3段目の遅延段13においては

 $(1+\alpha)$   $t_1 = (t_1 + t_2)$   $(1-\alpha) + A$ 、従っ T to =4 A /  $(1+\alpha)$  か となる。n 段線統されてい る場合においては遅延豊は  $t = 2^{n-1} \cdot A / (1 + 1)$ 

50 α) · となる。

GSI011566

【0006】この為最終段に近い程ばらつき $\alpha$ が大きく影響し、理想的な場合の遅延量 $t_*=2^{\ell-1}$ ・Aよりも遅延量が小さくなる為、それだけ目的とする可変量を大とする事ができなくなる。この $\alpha$ は通常CMOSゲートアレーで構成すると0.6程度となり、かなり大きな値である為、この目的とする遅延量を得る為には回路規模が大きくなり、現実的でなくなる。

#### [0007]

【課題を解決するための手段】請求項1の発明によれば 導電形を異にする第1、第2トランジスタの一端が互い 10 に接続され、その接続点は出力端子に接続され、また第 1、第2のトランジスタの両入力端は互いに接続されて 入力端子に接続され、第1トランジスタの他端と電源の 一端との間に互いに抵抗値を異にするスイッチ可能な少なくとも二つの第1抵抗素子が並列に接続され、また第 2トランジスタの他端と電源の他端との間に同様に互い に抵抗値を異にするスイッチ可能な少なくとも二つの第 2抵抗素子が並列に接続され、これら第1抵抗素子、第 2抵抗素子の少くとも各1つが選択的に遅延量設定手段 によってオン状態に設定されるように構成されている。 20

【0008】請求項2の発明によればCMOSの一端と電源の一端との間にそのCMOSの一端のFETと同一導電形の第1FETが接続され、またCMOSの他端と電源の他端との間にそのCMOSの他端のFETと同一導電形の第2FETが接続され、CMOSと第1FETとの接続点と電源の他端との間に第1FETと同一導電形の第3FETが接続され、CMOSの他端と第2FETとの接続点がその第2FETと同一導電形の第4FETと通じて電源の一端に接続され、第3FETと直列に第1スイッチが挿入され、第4FETと直列に第2スイッチが挿入され、第4FETと直列に第2スイッチが挿入され、第4FETと直列に第2スイッチが挿入され、これら第1、第2スイッチを同時にオンオフに設定する遅延設定手段が設けられた第2遅延段が請求項1の発明の遅延回路に縦続的に接続されている。

【0009】請求項3の発明によれば、互いに導電形を 異にする第1、第2トランジスタの一端が互いに接続され、未た第れ、その両入力端は共通の入力端子に接続され、また第れ、第2トランジスタの接続点はインバータを通じて出力端子に接続され、第1、第2トランジスタの直列接続と直列に第3トランジスタが電源との間に接続され、そ40立上る。の第3トランジスタの入力端子に可変直流電源が接続されている。

#### [0010]

【実施例】図しに請求項目の発明の実施例を示す。この実施例はトランジスタとしてMOSFETを用いた場合で、第1トランジスタとしてpチャネルFET21が、第2トランジスタとしてnチャネルFET22が用いられる。FET21、22の両入力端、つまり両ゲートは互いに接続されて入力端子23に接続され、FET21、22の各一端は互いに接続され、その接続さけ出力

端子24に接続される。

【0011】 FET21の他端と電源25の正例に接続されるべき電源端子20との間にp チャネルFET26、27の直列回路が接続されると共にこれと並列にp チャネルFET28が接続される。FET22の他端と電源25の負例に接続されるべき電源端子30との間にn チャネルFET29、31の直列回路が接続されると共にこれと並列にn チャネルFET32が接続される。FET28、29、31の各ゲートがセレクト信号端子33に接続され、このセレクト信号端子33に接続され、このセレクト信号端子33に接続され、このセレクト信号端子33に接続され、このセレクト信号端子33に接続され、このセレクト信号端子33に接続され、このセレクト信号端子33に接続され、このセレクト信号端子33はインパータ34を介してFET26、27、32の各ゲートに接続される。FET21、22、26~29、31、32はすべて同一オン抵抗のものとされる。

【0012】この構成において、端子33のセレクト信号が低レベルの場合は、FET26.27,29,31がオフ、FET28、32がオンとなる。従って、FETのオン抵抗を「とし、出力端子24に存在する負荷容量をCとすると、セレクト信号が低レベルの場合は図1の構成は図2Aに示す等価回路となる。端子33のセレクト信号が高レベルの場合はFET26,27,29,31がオン、FET28,32がオフとなり、図1の構成は図2Bに示す等価回路となる。セレクト信号が低レベルではFET21,22と電源端子20,30との各間は1個のオンFETで接続され、セレクト信号が高レベルではFET21,22と電源端子20,30との各間は2個のオンFETの直列回路で接続される。

【0013】入力嫡子23に入力信号が与えられ、それが低レベルの場合はFET21がオン、FET22がオフとなり、電源端子20からFET26,27又は28を通じて出力端子24へ電流が流れ、入力信号が高レベルの場合はFET21がオフ、FET22がオンとなり、出力端子24からFET29,31又は32を通じて電源端子30へ電流が流れる。

【0014】従って、セレクト信号が低レベルの場合は入力信号が入力されると等価回路は図3Aに示すように入力端子23と出力端子24との間に二つのオン抵抗 rが直列に接続された状態となる。この入力端子23に対してステップバルスを加えると、出力端子24の出力は図3Bに示すように(r+r)Cの時定数で指数関数で立上る。

【0015】一方セレクト信号が高レベルの場合は入力信号が入力されると等価回路は図3 Cに示すように、入力端子23と出力端子24との間に三つのオン抵抗 rが直列に接続された状態となる。この入力端子23に対してステップパルスを加えると、出力端子24の出力は図3 Dに示すように(r+2r) Cの時定数で指数関数で立上り、図3Aの場合よりも立上りが遅い。

れる、FET21、22の両入力端、つまり両ケートは 【0016】出力が最大となるレベル1の半分0、5を 互いに接続されて入力端子23に接続され、FET2 しきい値レベルとすると、 $e \times p$ ( $- t \diagup \tau$ )=0、5 1、22の各一端は互いに接続され、その接続点は出力 50 からしきい値レベルに達するまでの時間は図3Aの場合 は $t_1 = 0.69C(r+r)$ 、図3Cの場合は $t_2 =$ 0.69C(2r+r)となる。このように遅延時間 t 1.1 が異なるため、図1に示した遅延段を複数直列 に接続し、その各遅延段に与えるセレクト信号を選定す ることにより各種の遅延量を設定することができる。

【0017】図4に示すようにFET26、27、28 を三つ並列に接続し、FET24、31、32を三つ並 列に接続してもよい。この場合はセレクト信号が高レベ ルの時のFET21,22と電源端子20,30との間 はそれぞれ二個のオン抵抗すが並列に接続されるため、 遅延量は、セレクト信号が低レベルの時よりも小さくな

【0018】図1、図4の何れにおいてもFET21. 22と電源端子20,30との各間が、セレクト信号の 低レベルで同数のFETがオンとなり、この数と異なる 数のFETがセレクト信号の高レベルで同数オンとなれ ばよく、これらの数は1と2とに限られるものでない。 図5に請求項1の発明の他の実施例を示し、図1と対応 する部分に同一符号を付けてある。この例ではFET2 1と電源端子20との間にpチャネルFET28と35 20 とが並列で接続され、FET35としてそのオン抵抗が FET28のオン抵抗の2倍のものが用いられる。FE T22と重原端子30との間にnチャネルFET32と 36とが並列で接続され、FET36としてそのオン抵 抗がFET32のオン抵抗の2倍のものが用いられる。 この場合も前述と同様にセレクト信号の低レベルと高レ ベルとにより異なる遅延量が得られることは容易に理解 されよう。この例においてFET28と32とのオン抵 抗が等しく、FET35と36のオン抵抗が等しく、F ET28とFET35とでオン抵抗が異なっていればよ 30

【0019】図1においてFET28と、FET26及 び27とはそれぞれ互いに抵抗値を異にするスイッチ可 能な抵抗素子をそれぞれ構成し、またFET32と、F ET29及び31とはそれぞれ抵抗値を互いに異にする スイッチ可能な抵抗素子を構成している。同様に図4に おいて、FET28と、FET26及び27はそれぞれ 互いに抵抗値を異にするスイッチ可能な抵抗素子をそれ ぞれ構成し、又FET32と、FET29及び31とは それぞれ互いに抵抗値を異にするスイッチ可能な抵抗素 40 子を構成している。さらに図5においてFET28とF ET35とはそれぞれ抵抗値を異にするスイッチ可能な 抵抗素子を構成し、FET32とFET36とはそれぞ れ抵抗値を異にするスイッチ可能な抵抗素子をそれぞれ 構成している。

【0020】次に上述においてはCMOS、つまりトラ ンジスタ21及び21の組合せ構成に対して、その両端 と電源の両端との間に、それぞれ抵抗値が異なるスイッ チ可能な抵抗素子を、各二つづつ並列接続したが、一般 的にはこれら各並列接続する互いに抵抗値を異にするス-50 る。出力端子 $Y_1$  が高レベルになると、抵抗素子 $3.7_1$ 

イッチ可能な抵抗素子を複数ずつ設けることによって各 種の遅延量を選択することができる。

【0021】すなわち例えば図6Aに示すようにCMO Sを構成するFET21、2 2の直列接続の一端、つま りFET21と正側電源端子20との間に互いに抵抗値 を異にするスイッチ可能な抵抗素子の複数個37。, 3 71, 37: …が並列に接続される。またFET22と 負側電源端子30との間に互いに抵抗値を異にするスイ ッチ可能な抵抗素子380, 381, 382 …が並列に 接続される。

【0022】抵抗素子37。、371、372…はこの 例ではpチャネルのFETでそれぞれ構成された場合で あり、抵抗素子38。,381,382…はそれぞれn チャネルのFETでそれぞれ 構成された場合である。F ET21と電源端子20との間に接続された抵抗素子 と、FET22と電源端子3 Oとの間に接続された抵抗 素子との対応するもの、すなわち37。と38。、37 1 と381、372と382 --- はそれぞれ互いに抵抗値 が同一のものとされ、つまり抵抗素子37。と38。、 37, と38, 、37, と38, …の各抵抗値はそれぞ れ図に示すようにR。、R1、 R2 …とされている。

【0023】これら抵抗素子の構成は例えばnチャネル FETで構成された抵抗素子380,381,382 … についてみれば、図6Bのaに示すように一個のnチャ ネルFETで構成されたもの、 同図 b に示ずように二個 のnチャネルFETの直列接続で構成されたもの、ある いは図に示していないが二個以上のnチャネルFETを 直列接続して構成されたもの、 又は同図 C に示すように 二個のnチャネルFETを並列接続して構成されたも の、もしくは二個以上のnチャネルFETを並列接続し て構成したもの、あるいは図6 Bのdに示すようにnチ ヤネルFETと直列に受動抵抗、素子が接続されて構成さ れその受動抵抗素子の抵抗値が異ならされたものなどが 用いられ、さらに先の図5について述べたように一個の FETで構成する場合において もそのオン抵抗が互いに 異なるようにしてもよい。

【0024】遅延設定信号S。. Si, Si…は遅延設 定手段としてのデコーダ 3 9 に入力されてデコードさ れ、その出力端子Y。、Yu、 Yz …のいづれかが高レ ベルとなり、その他出力端子は低レベルとなる。その出 力端子Y。、Yi、Yz …はそれぞれ抵抗素子38。、 381, 382 …のそれを構成するnチャネルFETの ゲートに直接それぞれ接続されると共に、インパータを それぞれ介して抵抗素子37。. 371. 371...のそ れを構成する p チャネルF E T のゲートにそれぞれ接続 される.

【0025】従ってたとえばデューダ39の出力端子Y 。が高レベルになると、兵抗素子37。と38。とが同 時にオンとなり、その他の抵抗、熱子はオフのままであ と38にとが同時にオンとなり、その他の抵抗素子はオ フのままである。このようにして遅延設定信号により抵 抗素子37』、37』、372…の一つと、これと対応 する (これと同一抵抗値の)抵抗素子38。, 38: . 38: …の一つとが同時にオンとなって、図1について 説明した場合と同様の動作により入力端子23に入力さ れた信号が出力端子24への出力される伝搬時間が、そ のオンとなった抵抗素子の抵抗値に応じて異なり、各種 の遅延量を遅延設定信号S。, S. …の状態によって設 定する事ができる。

【0026】図7に請求項2の発明の実施例を示す。こ の例は図1に示した遅延回路の出力側にさらに別の構成 の遅延段を接続した場合で、FET21、22よりなる CMOSの出力側と出力端子2 4との間に、FET 4 1. 42よりなるCMOS43が、そのゲートをFET 21, 22 側として挿入される。FET 41 はpチャネ ルであってそのFET42の接続点と反対側の他端(ソ ース)はこれと同一導電形のつまりpチャネルのFET 44を通じて電源端子20に接続され、そのゲートはC MOS43のゲートに接続される。またCMOS43の 20 他方のFET42のソースはこれと同一導電形、従って nチャネルのFET45が電源端子30に接続される。 このFET45のゲートもCMOS43のゲートに接続 される。

【0027】CMOS43とFET44との接続点と電 源端子30との間にpチャネルのFET46がスイッチ としての n チャネル F E T 4 7 を介して接続される。同 様にCMOS43とFET45の接続点と電源端子20 との間にnチャネルのFET48が、スイッチとしての pチャネルFET49を介して接続される。FET4 6. 48の各ゲートは出力端子24に接続される。選択 信号端子33がスイッチ47の制御端子、すなわちFE T47のゲートに接続され、またインバータ34の出力 側がスイッチ49の制御端子、すなわちFET49のゲ ートに接続される.

【0028】このような構成において、たとえば図8A に示すように入力端子23に時点 ti から立上る電圧入 力信号Viが入力された時に、端子33の選択信号が低 レベルの場合は、FET28と32がオンとなっている ためそのFET21, 22と電源端子20, 30との各 40 抵抗値がそれぞれ小さく、従ってCMOS43の入力に 与えられる電圧V. は図8Bの曲線51で示すように比 較的速く立下る。また端子33の選択信号が低レベルで あるためにスイッチ47, 49はオフとなっており、F ET46、48はそれぞれCMOS43に接続されてい るが、これらがとりのぞかれている状態と同様である。 .このためFET41、42の各ゲート・ソース間のしき い値が例えば高レベルと低レベルとの真中であるとする と、図8Cの曲線52に示すように、曲線51が高レベ

4の電圧V,が低レベルから高レベルに立上る。

【0029】一方端子33に与える選択信号が高レベル の場合は、FET 26、27、29、31がオンとな り、FET21, 22と電源端子20, 30との各抵抗 値はFET28、 32がオンの場合より大きい為、図8 Bの曲線53に示すようにCMOS43の入力側の電圧 は曲線51よりも徐々に低下する。またスイッチ47。 49は共にオンとなっている為、FET44とCMOS 43との接続点はFET46を通じて接地され、出力端 10 子24は時点 ti の前は低レベルであるからFET46 はオン状態にあり、 FET 4 1. 4 6 の接続点の電圧 V . は低レベルとなっている。FET44、46の各イン ピーダンスで電源端子20及び30間の電圧が分圧され てFET44のソースに与えられている。電圧V。が曲 線53に従って下り、これと共にFET44ソース電圧 V. が図8Bの点線で示すように上昇し、FET44の ゲート・ソース間のしきい値よりもCMOS43の入力 電圧V。が低下するとFET41がオンとなってその時 点tiから出力端子24の電力電圧V。が図8Cの曲線 54のように立上る。FET41がオンになるにはCM OS43の入力電圧 V. が高レベルの半分よりも更に下 に低下する必要がある。CMOS43の入力電圧V。が 曲線53に示すように変化する場合に、FET46、4 8が接続されていないとすると、V. が高レベルの半分 になった時点 ta にFET41がオンになる。従って図 に示した回路にCMOS43を含む遅延段40を接続す ることにより、選択信号が高レベル状態での遅延量を時 点tiとtiとの差ATだけ大きくすることができる。

【0030】図7 においては選択信号の高レベルか低レ ベルかにより遅延量を二つの値のいずれかに制御した が、前段、つまり トランジスタ21, 22よりなるCM OSの段における抵抗素子37。, 371, 380, 3 8、に対するオンオフ制御と、スイッチ47、49に対 するオンオフ制御とを各別に行うと、抵抗素子37。, 38。がオン状態に対してスイッチ47、49をオン状 態にするかオッ状態にするかで二つの異なる遅延量を設 定でき、抵抗素子37、及び38、がオンの状態におい てスイッチ47. 49をオン状態にするか、オフ状態に するかにより他の二つの異なる遅延量を設定でき、計四 種類の遅延量の制御を行うことができる。

【0031】さらに一般的にはFET21, 22のCM OS段としては図 6 Aに示した構成とすることもできこ のようにすれば更に多くの種類の遅延量の制御を行うこ とが可能となる。遅延段40はトランジスタ21、22 を含む遅延回路の前段に設けてもよい。 図9 Aに請求項 3の発明の実施例を示す、これも今までの説明と対応す る部分に同一符号をつけてある。すなわちロチャネルド ET21とnチャネルドET22との各ドレインが互い に接続され、その両ゲートが入力端子23に接続されて ルからその半分の値に下るとその時点 t 」に出力端子 2-50-p チャネルFET 2 1、2 2 よりなる C M O S と、この

例ではnチャネルFET22側においてこれと同一の導 電形のFET55が電源25の両端との間に直列に接続 される。このFET55のゲートに可変直流電源56が 接続される。可変直流電源56としては可変抵抗器57 の両端が電源25の両端に接続され、その可動子の出力 側が可変直流電源56の出力側とされる。又FET2 1. 22の接続点、すなわちドレインはインパータ58 を通じて出力端子24に接続される。

【0032】この構成において可変直流電源56の出力 を例えば0万至5ポルトの間で変化させると、FET5 10 5 はそのソースドレイン間の抵抗値が変化し、すなわち オン抵抗が変化する。これによりFET21、22より なるCMOSのしきい値電圧が見掛上変化される。すな わち入力端子23に例えば正の方形波電圧が与えられる と、FET21、22のドレイン出力、すなわちインバ ータ58の入力電圧は図10に示すようになる。図10 においてそのパラメータは可変直流電源56の出力電 圧、つまり制御電圧V,を2ポルト~5ポルトに渡って 変化した値であって、V。が0.2ポルトの場合より小 さいとFET55のオン抵抗が大きくドレイン出力電圧 20 の立下り、立上りが徐々に行なわれ、つまり出力側の容 量Cに対する充電する充放電が著しくおそくなり、制御 電圧V,を大きくするのに従ってFET55のオン抵抗 が小さくなり、これによりドレイン出力電圧の立下り立 上りが急となってくる。インバータ58のしきい値を 2. 5ポルトとすると、ドレイン出力電圧の立下り立上 りのエッジを制御電圧V。に応じて変化し、つまりV。 に応じて遅延時間を制御することができる。この例では その制御範囲は約2ナノ秒であり、制御竜圧V。は、 0. 4ポルトきざみではなく、もっと小さくすることが 30 できるから遅延時間を例えば50ピコ秒きざみで変化さ せることができる。すなわち著しく高い分解能で遅延制 御を行うことが可能となる。

【0033】通常のゲートアレーには2入力NAND回 路が設けられている。従ってそれを利用して図9Aと同 様の遅延回路を構成することができる。 すなわち図9B に示すようにpチャネルFET21と並列にpチャネル FET59が接続され、このFET59のゲートを可変 直流電源56の出力側に接続する。 つまり通常のゲート アレーにおいて、FET21と59との各ゲートを入力 40 とし、FET21、59とFET22とによりNAND ゲートを構成したものが設けられている。このNAND ゲートを図9日に示すようにFET22と直列にFET 55を接続すると共に一方の入力であるFET59のゲ ートを可変直流電源56に接続する。直流電源56の出 力電圧V. はO乃至5ポルトなどの正の範囲だけ変化す るためFET59は常時オフとなっており、従って図9 Aに示した場合と同様の動作をする。図9A及び9Bに おいて可変直流電源56で制御するFET55をFET

pチャネルのものとする。そして可変直流電源56とし ては電源端子20の電圧よりも低い電圧を発生するよう に制御する。

【0034】上述の各実施例、すなわち図1、図4、図 5、図6、図7、図9に示した各実施例はそれぞれ単独 の可変遅延回路として使用してもよく、あるいは図1 1、図12に示したように多段接続する場合の一つの遅 . 延段として用いてもよい。さらに上述においてはトラン ジスタとしてFETを用いたが、バイポーラ形のトラン ジスタを用いてもよい。

#### [0035]

【発明の効果】以上述べたように請求項1の発明によれ ば、抵抗値を異にするスイッチ可能な複数の抵抗素子を 用いてこれらを選択的にオンとすることによって負荷容 量に対する充電速度を変化させ、これにより遅延量を変 化させているが、その場合抵抗値として特にトランジス タのオン抵抗を利用しており、その事によってその各才 ン抵抗を同一値とする事が、特に集積回路として構成す る場合は容易となり、従ってオン抵抗値をかなり正確 に、一定値づつ増加減することが可能であり、遅延量を 直線的に変化させる事ができ、分解能を向上させること が可能である。

【0036】特に図6Aに示したように一つの遅延回路 としてその抵抗素子を多数対設ける場合は多くの遅延量 を設定させる事ができ、これを多段遅延回路の一段とし で構成する場合は、少ない遅延段数で多数の遅延量を設定 定することができ、それだけ固定遅延量が少なくなり、 バラつきの少ない高い分解能の可変遅延回路を構成する ことができる。

【0037】請求項2の発明によればさらに請求項1の 発明の可変遅延回路の入力側又は出力側に縦続的にCM OS43を含む遅延段を設けて、これに対してスイッチ によりFET46、48を接続したり遮断したりするこ とによって設定遅延量の種類をさらに多くすることがで き、またFET21、22よりなるCMOSを含む回路 とに対する選択信号で同時にスイッチ47、49も制御 する事によって一つの設定信号による遅延量を大きくす。 る事ができ、特に複数の直列的に遅延段を設ける場合に おける後段側の遅延段として設ける場合に有効である。

【0038】請求項3の発明によればCMOSのような 相補回路に対して直列に一つのトランジスタを接続し、 そのトランジスタのオン抵抗を可変直流電源で制御する ` 事によって、きわめて小さなステップ、たとえば50ピ コ秒のような分解能で遅延量を制御する事ができる。 図 12に示した従来の構成においてゲート一段で500ピ コ秒の遅延が得られるとすると、3500ピコ秒の最大 可変を得る為にはゲート選延段を7段とする必要があ り、各段に設けたセレクタにおける固定遅延が50ピコ 砂であるとすると全体の<br />
固定遅延は<br />
350<br />
ピコ秒とな 2 1 側に挿入してもよい。この場合はそのFET55は 50 り、これがこの固定遅延に対してプラス、マイナス2 O

%のばらつきがあるとすると、この固定遅延の最大のばらつきは約100ピコ秒となり、このような回路においては、50ピコ秒の分解能の可変遅延回路を得ることはできないが、先に述べたように図9に示した構成によればこれを容易に達成することができる。

#### 【図面の簡単な説明】

【図1】請求項1の発明の実施例を示す接続図。

【図2】選択信号が与えられた時の図1の等価回路を示す図。

【図3】 Aは選択信号が低レベルの時に入力信号が与え 10 られた状態の等価回路を示す図、Bはそのステップパルス応答を示す図、Cは選択信号が高レベルの時に入力信号が与えられた状態の等価回路を示す図、Dはそのステップパルス応答を示す図である。

【図4】請求項1の発明の他の実施例を示す接続図。

12 【図 5】 調求項 L の発明のさらに他の実施例を示す接続 図。

【図6】 Aは請求項1の発明の一般的実施例を示す接続図、Bはその抵抗素子38。、381、382…の各構成例を示す接続図である。

【図7】請求項2の発明の実施例を示す接続図。

【図8】図7の実施例の動作の説 明に供する為の波形図。

【図9】請求項3の発明の実施例を示す接続図。

「図10】図9Aに示した実施例におけるその方形波入 力に対するインパータの入力波形を、FET55のゲート電圧をバラメータとして示す図。

【図11】従来の可変遅延回路を示す接続図。


【図12】従来の可変遅延回路の 他の構成を示す接続図。


(図1)


34


[図2]


図 2














[229]






[2] [1]



[図12]



# **EUROPEAN PATENT OFFICE**

Patent Abstracts of Japan

**PUBLICATION NUMBER** 

05282868

**PUBLICATION DATE** 

29-10-93

APPLICATION DATE

02-04-92

APPLICATION NUMBER

04080862

APPLICANT: FUJITSU LTD;

INVENTOR :


FUJII YASUHIRO;

INT.CL.

G11C 11/409 H01L 27/108

TITLE

SEMICONDUCTOR STORAGE DEVICE



ABSTRACT: PURPOSE: To make high the speed of readout of data and to attain enlargement of an operation margin and reduction of power consumption by precharging a complementary data bus line at an intermediate potential substantially at the time when a pair of transistors are ON.

> CONSTITUTION: Complementary data bus lines DB and DBX transmitting read data or write data and a power line VM having a substantially intermediate potential between a source voltage VCC of a high voltage and a source voltage VSS of a low potential are disposed. A pair of transistors Q1 and Q2 are connected between these complementary data bus lines DB and DBX and the power line VM. At the time when the paired transistors Q1 and Q2 are ON, the complementary data bus lines DB and DBX are precharged at the substantially intermediate potential in response to a reset signal BSR. Therefore, a differential voltage between the complementary data bus lines shows a level difference being twice as large as the one of a usual type, the speed of readout of data is made high, an operation margin 15 enlarged, a precharge level is lowered by half and power consumption can be reduced.

COPYRIGHT: (C) JPO